AMD'の「Venice'」：台湾TSMCの2nm技術でコンピューティングの未来を切り拓く

AMD'次世代EPYCプロセッサーVenice'がTSMCの最先端2nmノードをリードし、高性能コンピューティングの新時代を切り開く。

台北、台湾 – 4月15日 - Advanced Micro Devices, Inc. (AMD) は、次世代EPYCプロセッサ、コードネーム「Venice」が、台湾積体電路製造（TSMC）の画期的な2ナノメートル（2nm）プロセスを初めて利用する高性能コンピューティング（HPC）プロセッサとなることを発表しました。これは、先進的なコンピューティング分野における大きな飛躍であり、AMDとTSMCの強力なパートナーシップを強固にし、台湾を半導体イノベーションの最前線に位置づけるものです。

火曜日に発表された声明の中で、AMDは、「Venice」プロセッサが量産前の集積回路設計の最終段階である「テープアウトプロセス」を無事に完了したことを確認しました。この革新的なプロセッサの発売は来年が予定されており、データセンターの能力とパフォーマンスに革命をもたらすことが期待されています。

この成果は、AMDとTSMC間の協力の直接的な結果です。AMDによると、両社は長年のパートナーシップを通じて、最先端のプロセス技術を用いて新しい設計アーキテクチャを共同で最適化しました。この協力は、次期「Venice」プロセッサにおけるパフォーマンスと効率を最大化することを目的としています。

AMDのCEOであるリサ・スー（蘇姿丰）は最近、新竹にあるTSMCの本社でTSMCの会長兼CEOである魏哲家（C.C. Wei）を訪問しました。この訪問は、両社の緊密な関係を強調し、TSMCが今年後半に2nmプロセスの生産を開始する予定と時期を同じくしました。

新しいHPCプロセッサ「Venice」は、AMDのデータセンターCPUロードマップにとっても大きな一歩であり、絶え間なく増加するコンピューティング業界の需要に応える革新的なソリューションを提供するという同社のコミットメントを強調しています。米国での製造へのコミットメントをさらに強調するため、AMDは、アリゾナ州に位置するTSMCの新しいウェハファブにおいて、第5世代AMD EPYC中央処理装置（CPU）製品の検証が成功したことも強調しました。

「TSMCは長年にわたる重要なパートナーであり、そのR&Dおよび製造チームとの緊密な連携により、AMDは高性能コンピューティングの限界を押し上げるリーダーシップ製品を継続的に提供することができています」とAMDのリサ・スーは述べています。

リサ・スーはさらに、「TSMCのN2プロセスとTSMCアリゾナファブ21の主要なHPC顧客であることは、イノベーションを推進し、コンピューティングの未来を支える高度な技術を提供するために、私たちがどのように緊密に協力しているかの良い例です」と付け加えました。

アリゾナ州の最初のTSMCファブであるFab 21は、4nmプロセスを使用して2024年に量産を開始しました。

これに対し、TSMCの魏哲家は、このパートナーシップに誇りを感じると述べ、「共に働くことで、高性能シリコンのより優れたパフォーマンス、電力効率、歩留まりを実現する、重要な技術のスケーリングを推進しています」と述べています。

TSMCは現在、アリゾナ州で2番目のファブを建設しており、2028年に2nmおよび3nmプロセスを使用して商業生産を開始する予定です。また、同社は、2nmまたはより高度なプロセスを使用する、3番目のファブの建設を同州で開始する計画も立てています。